ASIC分為全定製和半定製。全定製設計需要設計者完成所有電路的設計，因此需要大量人力物力，靈活性好但開發效率低下。如果設計較為理想，全定製能夠比半定製的ASIC芯片運行速度更快。下面就由本站小編為大家介紹一下ASIC設計筆試題的文章，歡迎閲讀。
ASIC設計筆試題篇1
1,從RTL coding到GDS文件生成的5個步驟,簡要描述具體做什麼,使用了什麼工具.
2,很多個英文簡寫,選5個解釋是什麼
FIFO, P&R, setup/hold time, CPLD, RISC, STA, ...
3,1)半加器和全加器的定義
2)用bool表達式表示一個全加器,並用門電路實現
3)用一個半加器和一個全加器實現一個快速進位加法器
4,寫一個同步FIFO的控制邏輯,已知SRAM的連接,要求深度用DEPTH表示
5,南北橋通信過程是上電之後北橋詢問南橋是否準備好,若準備好進入Connected狀態,傳
輸數據和命令,若長時間沒有數據傳輸則進入Disconnected狀態以節約資源.給出了幾個狀態跳轉信號
1)畫狀態跳轉圖
2)若南北橋信號傳輸時延有2T,怎麼修改狀態圖
3)若有握手信號,怎麼修改狀態圖
6,智力題
選做題,只記得4道了,還不全
1,1)6層電路板,有100M的高速信號和一層低速信號,怎麼分層,原因
2)小電容,偶合電容和大電容在電路中分別是什麼作用
3)若板上有32個IO,同時跳變,開關跳變方式,給了幾個參數,然後要計算電感電容大小
2,給出一個組合時序程序,已知幾個波形,畫其他信號的波形(組合邏輯,時序有posedge和negedge,參數還互相嵌套,非常煩雜)
2)3)問不記得了,沒做
3,a. caching 和 pre-fetch都是提高數據訪問效率的方法，簡述其含義。
b. 説明cache的兩種寫回方式。
c. 在嵌入式中，以上兩種方法分別可以被用在下面哪個功能中BIU和DMA。
4,M種顏色的球放入n個盒子中，每個盒子中球的個數和顏色不定，有一個m種顏色的色盤
，設計一種數據結構，從n個盒子中拿出最小數量的盒子，填滿色盤。
例如m=5;n=6
盒子1：1, 3 ,4
盒子2：1
盒子3：2，5
盒子4：1，3
盒子5：2，4，5
盒子6：3
答案為：盒子1和盒子3
ASIC設計筆試題篇2
1,序列檢測,寫代碼
2,寫代碼,實現將信號A進行同步,產生信號B,信號A可視為無毛刺信號
RST hhhblllllllllllllllllllll
CLKA ababababababababababababab
A llllllahblllllllllllllll
CLKB lllahhbllahhbllahhbllah
B lllllllllllahhhhhbll
RST,CLKA,CLKB,A是輸入,B是輸出
3,異步FIFO定義,空滿信號是哪個時鐘域產生的
4,1)什麼是setup time violation,hold time violation
2)一張圖,如果沒有setup time violation,計算最快時鐘週期
3)另外一張圖,是否有hold time violation,為什麼?
ASIC設計筆試題篇3
1,描述一段PERL代碼的功能
2,用CMOS畫AB+CD,和主從觸發器
3,1)有輸入A[1:0]和B[1:0],輸出A_gt_B, A_lt_B, A_eq_B,寫代碼實現,只能用與,或,非
邏輯2)寫激勵模塊,測試上面的代碼,要求三中不同的輸出,並且輸入20個時間單位變化一次,100個時間單位結束仿真
4,CACHE的優點,如果提高命中率
5,良好的代碼風格哪些特點,兩段代碼指出優缺點
6,5輸入3輸出的選通模塊,設計一個算法,要求high performance,輸入相互獨立,優先級相同